我们更懂您!

如果您目前遇到维护网站的困难,请及时联系我们,也非常欢迎致电我们广受好评的服务团队。
我们深信会得到您的认可。我们期待您的垂询。

联系我们

3个原子厚度!Intel(Intel 英特尔):2030年搞定1万亿晶体管

发布日期:2022-12-05 网站维护

晶体管数量/密度一直是衡量半导体技术进步的重要指标,目前已经可以做到单芯片(半导体芯片)1000多亿个晶体管,比如Intel(Intel 英特尔) Ponte Vecchio GPU(图形处理器graphics processing unit,又称显示核心、视觉处理器、显示芯片)。

IEDM 2022 国际电气与电子工程师协会(IEEE)国际电子器件会议上,Intel(Intel 英特尔)公布了多项新的技术突破,将继续贯彻已经诞生75年的戈登·摩尔(Gordon Moore 英特尔共同创始人、IT第一定律摩尔定律创造者)定律,目标是在2030年做到单芯片(半导体芯片)集成1万亿个晶体管,是目前的10倍。

3个原子厚度!Intel(Intel 英特尔):2030年搞定1万亿晶体管

3个原子厚度!Intel(Intel 英特尔):2030年搞定1万亿晶体管
戈登·摩尔(Gordon Moore 英特尔共同创始人、IT第一定律摩尔定律创造者)定律原型

从应变硅、高K金属栅极、FinFET立体晶体管,到未来的RibbonFET GAA环绕栅极晶体管、PowerVia后置供电,再到2.5D EMIB+3D Foveros、Foveros Direct/Omni封装技术,Intel(Intel 英特尔)一直在从各项技术上推动戈登·摩尔(Gordon Moore 英特尔共同创始人、IT第一定律摩尔定律创造者)定律。

IEDM 2022会议上,Intel(Intel 英特尔)披露了三个方面的技术突破:

3个原子厚度!Intel(Intel 英特尔):2030年搞定1万亿晶体管

1、下一代3D封装准单芯片(半导体芯片)

基于混合键合(hybrid bonding),将集成密度和性能再提升10倍。

同时,间距缩小到3μm(微米),使得多芯片(半导体芯片)互连密度和带宽媲美如今的单芯片(半导体芯片)SoC。

3个原子厚度!Intel(Intel 英特尔):2030年搞定1万亿晶体管

2、超薄2D材料在单芯片(半导体芯片)内集成更多晶体管

使用厚度仅仅3个原子的2D通道材料,Intel(Intel 英特尔)展示了GAA堆栈nm(纳米)片,在双栅极结构上,在室温环境、低漏电率下,达成了非常理想的晶体管开关速度。

第一次深入揭示了2D材料的电接触拓扑,可实现更高性能、更有弹性的晶体管通道。

3个原子厚度!Intel(Intel 英特尔):2030年搞定1万亿晶体管

3、高性能计算能效、内存新突破

Intel(Intel 英特尔)研发了可垂直堆叠在晶体管之上的全新内存,并首次展示了全新的堆叠铁电电容,性能媲美传统铁电沟道电容,可用于在逻辑芯片(半导体芯片)上打造FeRAM。

Intel(Intel 英特尔)正在打造300毫米直径的硅上氮化镓晶圆(晶圆是指制作硅半导体电路所用的硅晶片,其原始材料是硅),比标准的氮化镓提升20倍。

Intel(Intel 英特尔)在超高能效方面也取得了新的突破,尤其是晶体管在断电后也能保存数据,三道障碍已经突破两道,很快就能达成在室温下可靠运行。

3个原子厚度!Intel(Intel 英特尔):2030年搞定1万亿晶体管

3个原子厚度!Intel(Intel 英特尔):2030年搞定1万亿晶体管

3个原子厚度!Intel(Intel 英特尔):2030年搞定1万亿晶体管

3个原子厚度!Intel(Intel 英特尔):2030年搞定1万亿晶体管
Intel(Intel 英特尔)制造工艺路线图

3个原子厚度!Intel(Intel 英特尔):2030年搞定1万亿晶体管
Intel(Intel 英特尔)封装技术路线图

网站维护编辑